[취업][주식회사 페블스퀘어] 신입 및 전문연구요원 채용공고
- 등록일 2026.01.02.
- 조회수 53
페블스퀘어는 PIM아키텍처를 기반으로 AI 반도체 설계와 AI 솔루션을 개발하는 팹리스 기업입니다.
폰 노이만(Von Neumann)구조의 한계를 극복하기 위해 고성능/초저전력의 PIM기반 AI 반도체를 성공적으로 양산하고, 멀티 코어 AI 반도체를 개발하여 국내외에서 실증 중이며 AI 반도체 상용화와 활용 촉진을 위해 다양한 AI 솔루션을 개발 중입니다.
Flash design engineer
Responsibilities
• Define microarchitecture and design/implement various innovative, analog/mixed-signal blocks
• Deliver detailed specifications & documentation
• Develop circuit schematics and work closely with layout designers to drive designs to completion (including physical verification and backend/reliability flows)
• Work with various teams (Architecture, Behavioral modeling, Logical Design, Physical Design, Firmware, Design Verification, Silicon Bring-up) to ensure successful cross-team engagement and high-quality execution
• Define microarchitecture and design/implement various innovative, analog/mixed-signal blocks
• Deliver detailed specifications & documentation
• Develop circuit schematics and work closely with layout designers to drive designs to completion (including physical verification and backend/reliability flows)
• Work with various teams (Architecture, Behavioral modeling, Logical Design, Physical Design, Firmware, Design Verification, Silicon Bring-up) to ensure successful cross-team engagement and high-quality execution
Qualifications & Skills
• Analog/Mixed Signal Circuit design experience with tape out experience in several of the following: memory array, row, column, sense amplifier, charge pump, BGR, comparator etc.
• Good understanding of CMOS and VLSI technologies (device physics, layout effects, sub-micron effects and device reliability)
• Solid knowledge of industry-standard tools and practices for analog/mixed-signal and high-speed digital designs (Cadence design environment, HSPICE etc)
• Able to analyze and lead characterization data from lab and volume testing
• Able to build VerilogA/AMS behavioral models is a plus.
• Excellent communication skills both verbal and written for documentation and reporting
• Fluent English language
• Analog/Mixed Signal Circuit design experience with tape out experience in several of the following: memory array, row, column, sense amplifier, charge pump, BGR, comparator etc.
• Good understanding of CMOS and VLSI technologies (device physics, layout effects, sub-micron effects and device reliability)
• Solid knowledge of industry-standard tools and practices for analog/mixed-signal and high-speed digital designs (Cadence design environment, HSPICE etc)
• Able to analyze and lead characterization data from lab and volume testing
• Able to build VerilogA/AMS behavioral models is a plus.
• Excellent communication skills both verbal and written for documentation and reporting
• Fluent English language
Education and Experience
• BS (or higher degree) in Electrical Engineering or related disciplines
• Experience Required: 3+ Years (no requirement for new college graduate)
• BS (or higher degree) in Electrical Engineering or related disciplines
• Experience Required: 3+ Years (no requirement for new college graduate)
Digital design engineer
Responsibilities:
• Design, implement, and debug complex logic designs
• Integrate your IP into a bigger and more complex IP
• Support all front-end integration activities like Lint, CDC, Synthesis, and ECO
• Implement design automation via Python or other languages
• Work with other specialists that are members of the SOC Design, SOC Design Verification, Emulation, STA, and Physical Design teams
• Collaborate with software and systems teams to ensure a high-quality system
• Design, implement, and debug complex logic designs
• Integrate your IP into a bigger and more complex IP
• Support all front-end integration activities like Lint, CDC, Synthesis, and ECO
• Implement design automation via Python or other languages
• Work with other specialists that are members of the SOC Design, SOC Design Verification, Emulation, STA, and Physical Design teams
• Collaborate with software and systems teams to ensure a high-quality system
Qualifications & Skills:
• Expertise in RTL and/or testbench development using Verilog/SystemVerilog.
• Experience with digital ASIC/SOC design flow from RTL to silicon characterization.
• Ability to understand project specifications and come up with a comprehensive set of requirements and develop verification test-plans
• Experience debugging RTL designs using an HDL simulator
• Familiar with code base management method including subversion, git, GitHub, etc.
• Familiar with Synopsys and Cadence EDA tools for Simulation, Synthesis, Timing (STA), Formal and Assertion based verification, etc.
• Excellent communication skills both verbal and written for documentation and reporting
• Fluent English language
• Expertise in RTL and/or testbench development using Verilog/SystemVerilog.
• Experience with digital ASIC/SOC design flow from RTL to silicon characterization.
• Ability to understand project specifications and come up with a comprehensive set of requirements and develop verification test-plans
• Experience debugging RTL designs using an HDL simulator
• Familiar with code base management method including subversion, git, GitHub, etc.
• Familiar with Synopsys and Cadence EDA tools for Simulation, Synthesis, Timing (STA), Formal and Assertion based verification, etc.
• Excellent communication skills both verbal and written for documentation and reporting
• Fluent English language
Education and Experience:
• BS (or higher degree) in Electrical Engineering or related disciplines
• Experience Required: 3+ Years (no requirement for new college graduate)
• BS (or higher degree) in Electrical Engineering or related disciplines
• Experience Required: 3+ Years (no requirement for new college graduate)
혜택 및 복지
• 최적의 장비와 근무 환경을 만들어 드려요.
• 업무 역량 향상을 위해 교육비를 무제한 지원합니다.
• 분 단위로 운영되는 8~10시 시차출퇴근제로 출근 시간을 여유롭게!
• 맛있는 점심 식사를 제공합니다. 늦게까지 열일할 땐 더 맛있는 저녁 식사도 책임집니다.
• 먹고 싶은 간식과 음료를 무한 제공해 드려요.
• 생일 축하합니다! 생일을 맞은 구성원에게 1일의 생일 휴가를 드립니다.
• 원활한 소통은 모든 업무의 기본 ─ 페블스퀘어가 휴대폰 이용료를 보조해 드립니다.
• 가벼운 마음으로 맛있게 먹으며 즐기는 점심 회식으로 기분 전환!
• 워라밸도 놓치지 않을 거예요! 사유를 묻지 않는 연차/반차/반반차 제도를 운영합니다.
• 구성원의 즐거운 휴가를 응원합니다. 페블스퀘어는 근로자 휴가 지원 사업에 참여하고 있어요.
• 뭐니뭐니 해도 건강이 최고죠. 검진 대상자분들께 1일의 건강검진 휴가를 드립니다.
• 페블스퀘어의 진심을 담은 경조사 지원금으로 구성원의 기쁨과 슬픔을 함께합니다.
• 최고의 복지는 훌륭한 동료! 함께하면 힘이 나는 동료를 추천해 주신 분께 인재 추천 보상금을 드립니다.
• 학업에 대한 욕심도 놓지 마세요. 페블스퀘어는 과기부의 석박사 양성사업 참여 기업입니다.
• 최적의 장비와 근무 환경을 만들어 드려요.
• 업무 역량 향상을 위해 교육비를 무제한 지원합니다.
• 분 단위로 운영되는 8~10시 시차출퇴근제로 출근 시간을 여유롭게!
• 맛있는 점심 식사를 제공합니다. 늦게까지 열일할 땐 더 맛있는 저녁 식사도 책임집니다.
• 먹고 싶은 간식과 음료를 무한 제공해 드려요.
• 생일 축하합니다! 생일을 맞은 구성원에게 1일의 생일 휴가를 드립니다.
• 원활한 소통은 모든 업무의 기본 ─ 페블스퀘어가 휴대폰 이용료를 보조해 드립니다.
• 가벼운 마음으로 맛있게 먹으며 즐기는 점심 회식으로 기분 전환!
• 워라밸도 놓치지 않을 거예요! 사유를 묻지 않는 연차/반차/반반차 제도를 운영합니다.
• 구성원의 즐거운 휴가를 응원합니다. 페블스퀘어는 근로자 휴가 지원 사업에 참여하고 있어요.
• 뭐니뭐니 해도 건강이 최고죠. 검진 대상자분들께 1일의 건강검진 휴가를 드립니다.
• 페블스퀘어의 진심을 담은 경조사 지원금으로 구성원의 기쁨과 슬픔을 함께합니다.
• 최고의 복지는 훌륭한 동료! 함께하면 힘이 나는 동료를 추천해 주신 분께 인재 추천 보상금을 드립니다.
• 학업에 대한 욕심도 놓지 마세요. 페블스퀘어는 과기부의 석박사 양성사업 참여 기업입니다.
채용 전형
서류 심사 - 실무진 인터뷰 - 임원진 인터뷰 - 처우 협의 - 합류
서류 심사 - 실무진 인터뷰 - 임원진 인터뷰 - 처우 협의 - 합류
지원 방법
https://pebblesquare.ninehire.site 에 영문 지원서를 업로드
기타 문의는 hjchoi@pebble-square.com으로 연락